Pause
Lecture
Moteur de recherche d'offres d'emploi CEA

Implémentation de tags d'intégrité homomorphes pour la sécurisation d'architectures RISCV 64 bits H/F


Détail de l'offre

Informations générales

Entité de rattachement

Le Commissariat à l'énergie atomique et aux énergies alternatives (CEA) est un organisme public de recherche.

Acteur majeur de la recherche, du développement et de l'innovation, le CEA intervient dans le cadre de ses quatre missions :
. la défense et la sécurité
. l'énergie nucléaire (fission et fusion)
. la recherche technologique pour l'industrie
. la recherche fondamentale (sciences de la matière et sciences de la vie).

Avec ses 16000 salariés -techniciens, ingénieurs, chercheurs, et personnel en soutien à la recherche- le CEA participe à de nombreux projets de collaboration aux côtés de ses partenaires académiques et industriels.  

Référence

2022-24493  

Description de l'unité

Dans le service sécurité matérielle du département système DSYS du LETI, vous serez intégré à une équipe faisant des recherches sur la sécurité des processeurs : microcontrôleurs et processeurs d'application. Elle développe de nouveaux concepts autour de l'implémentation de processeurs intrinsèquement sécurisés.

Description du poste

Domaine

Autre

Contrat

Stage

Intitulé de l'offre

Implémentation de tags d'intégrité homomorphes pour la sécurisation d'architectures RISCV 64 bits H/F

Sujet de stage

Les calculs dans un processeur peuvent subir des fautes intentionnelles ou accidentelles. Il est ainsi important pour certaines applications que les CPU soient capables de détecter leurs présences. Mais aussi que l'utilisateur ait la preuve de la bonne exécution des instructions et que des instructions d'un autre processus (éventuellement d'un autre utilisateur) ne se mélangent pas avec ceux en cours. Pour assurer cela nous utilisons des tags d'intégrité et d'authenticité qui sont associés à chaque donnée. Ces tags ont la propriété d'avoir une empreinte matérielle faible et surtout d'être homomorphes (f(a op b) = f(a) op' f(b)) par rapport aux opérations logiques et arithmétiques. Pour assurer l'authenticité des données en plus de l'intégrité, ils dépendent d'une clé secrète. Ceci permet le respect des frontières entre processus lors de l'exécution et une vérification des calculs très efficaces.

Durée du contrat (en mois)

6

Description de l'offre

L'objectif du stage sera d'implémenter ces solutions déjà développées, pour la plupart en Verilog, dans un nouveau langage HDL, SpinalHDL[1], permettant une description modulaire et plus haut niveau. Ces contremesures seront alors intégrées dans un processeur comme VexRiscV ou NaxRiscV[2] sous forme de plugins.

 

[1] https://github.com/SpinalHDL/SpinalHDL
[2] https://github.com/SpinalHDL/NaxRiscv

Moyens / Méthodes / Logiciels

Conception FPGA (Verilog ou VHDL), Eventuellement SpinalHDL

Profil du candidat

Le stagiaire devra avoir des connaissances dans la conception FPGA et avoir l'esprit suffisamment ouvert pour aborder de nouveau langage de description de matériel plus performant.

Localisation du poste

Site

Grenoble

Localisation du poste

France, Auvergne-Rhône-Alpes, Isère (38)

Ville

  Grenoble

Critères candidat

Diplôme préparé

Bac+5 - Master 2

Demandeur

Disponibilité du poste

01/02/2023