Pause
Lecture
Moteur de recherche d'offres d'emploi CEA

Ingénieur chercheur en conception RF pour interface de communication puce-à-puce H/F


Détail de l'offre

Informations générales

Entité de rattachement

Le CEA est un acteur majeur de la recherche, au service des citoyens, de l'économie et de l'Etat.

Il apporte des solutions concrètes à leurs besoins dans quatre domaines principaux : transition énergétique, transition numérique, technologies pour la médecine du futur, défense et sécurité sur un socle de recherche fondamentale. Le CEA s'engage depuis plus de 75 ans au service de la souveraineté scientifique, technologique et industrielle de la France et de l'Europe pour un présent et un avenir mieux maîtrisés et plus sûrs.

Implanté au cœur des territoires équipés de très grandes infrastructures de recherche, le CEA dispose d'un large éventail de partenaires académiques et industriels en France, en Europe et à l'international.

Les 20 000 collaboratrices et collaborateurs du CEA partagent trois valeurs fondamentales :

• La conscience des responsabilités
• La coopération
• La curiosité
  

Référence

2024-30804  

Description de la Direction

CEA Tech est le leader mondial de la recherche technologique. Les équipes d'ingénieurs chercheurs sont mobilisées pour bâtir et transférer à des partenaires industriels des portefeuilles de technologies répondant aux besoins des filières technologiques dans les domaines de l'information, de la communication, de l'énergie et de la santé. Les Instituts LETI et LIST travaillent de concert, avec le LETI concentrant son activité sur les micro/nanotechnologies et le LIST sur les applications pour l'industrie : robotique, IA, jumeau numérique.

Description de l'unité

Le laboratoire LAIR, du département LETI/DSYS, développe des systèmes sur puce (SoC) en technologies CMOS avancées : 130 nm, 65 nm (bulk et PD-SOI), 55nm BiCMOS, 45 nm (PD-SOI), 40 nm, 28 nm (notamment FD-SOI) et 22 nm, à très forte complexité pour des partenaires industriels du domaine des télécommunications, aussi bien des grands groupes, que des PME et start-up.

Le laboratoire LSTA, du département LIST/DSCIN, a pour mission d'étudier, concevoir et implémenter des architectures multi-cœurs et des accélérateurs haute performance. Il exploite pour cela les dernières technologies avancées disponibles : CMOS jusqu'au nœud 7nm, intégration 2.5D/3D, mémoires non-volatiles. Les domaines applicatifs sont ceux du calcul haute performance (HPC – High Performance Computing), de l'intelligence artificielle (IA) et du quantique (contrôle numérique de circuits quantiques CMOS).

Description du poste

Domaine

Composants et équipements électroniques

Contrat

CDD

Intitulé de l'offre

Ingénieur chercheur en conception RF pour interface de communication puce-à-puce H/F

Statut du poste

Cadre

Durée du contrat (en mois)

24

Description de l'offre

Ce poste d’Ingénieur-chercheur en conception de circuits intégrés RF a pour objectif de développer une interface de communication puce-à-puce connectées par interposer. Les enjeux d’une telle interface sont de permettre la désagrégation des systèmes sur puce, afin d’optimiser les rendements et les coûts dans les technologies avancées, en assurant une communication faible énergie / forte bande passante entre puces.


 


En vous appuyant sur nos experts en architecture de circuits intégrés, en conception de circuits numériques et de circuits analogiques/RF vous aurez en charge la conception et la simulation de blocs de base et la préfiguration du système global. Vous participerez aussi à la vérification mixte analogique/numérique d’un lien de communication complet. Vous serez également impliqués dans la planification et la conduite des tests des circuits.


 


Au sein d’équipes projet travaillant au développement de nouvelles architectures d'émetteur-récepteur RF/mmW pour des applications 5G et au-delà, et d’équipes travaillant à la conception d’architectures 3D, le candidat participera à l’analyse, la conception, la simulation, l’implémentation et la caractérisation d’une IP d’interfaçage rapide entre puces sur interposer, avec les missions suivantes :



  • Participation à l’étude d’architecture de l’interfaces de communication (RX et TX) et à la spécification de chaque sous fonction.

  • Analyse comparative des solutions de l’état de l’art international

  • A l’aide de simulations électromagnétiques, élaboration d’un modèle des lignes d’interconnections entre puces. Vous pourrez vous appuyer sur des experts en simulation 2.5D ou 3D pour cette tâche. 

  • Conception des différents blocs : Accompagné par nos experts en design et layout, cette étape consistera à concevoir et optimiser les différents blocs identifiés dans l’étude (technologie GlobalFoundries 22FDX)

  • Réalisation, interprétation, synthèse et présentation de résultats de simulation au niveau sous-fonction et au niveau top (simulation mixte)

  • Spécification de l’environnement de test et participation au test

  • Ecritures de rapport (conception, test…)


 


Le travail se fera au sein d’une équipe projet d’ingénieurs-chercheurs CEA repartie entre le LIST et le LETI, à Grenoble.


Les profils et compétences des collègues étant variés, il sera essentiel de faire preuve d’ouverture d’esprit et d’initiatives pour aller chercher l’innovation dans la complémentarité des ressources allouées aux projets. 

Localisation du poste

Site

Grenoble

Localisation du poste

France, Auvergne-Rhône-Alpes, Isère (38)

Ville

  Grenoble

Demandeur

Disponibilité du poste

04/03/2024