Au sein de notre équipe, vos principales missions seront :

• Proposer et concevoir des architectures de calcul embarquées innovantes et efficaces capables de supporter des algorithmes de vision et/ou d’IA de l’état de l’art (Adéquation Algorithme Architecture) ;
• Proposer des algorithmes innovants sur les questions de recherche abordées dans l’équipe et les implémenter sur des cibles matérielles embarquées ;
• Contribuer à la feuille de route du laboratoire, en acquérant une expertise sur ces sujets et en maintenant une veille et un comparatif de l’état de l’art ;
• Participer à la dissémination scientifique des résultats de recherches de l'équipe (publication en conférences internationales de premier plan, dans un domaine très compétitif) ;
• Encadrer des thèses de doctorats et/ou des stages du fin d’étude ;
• Contribuer au contenu technique pour le montage de projets de recherche nationaux ou européen ainsi que pour l’établissement de nos futures travaux nos partenaires industriels.

Quelques questions de recherche (non exhaustives) abordées dans l’équipe :

• Conception d’architectures matérielles de calcul embarqué efficaces en performances et en énergie.
• Modélisation et synthèse haut niveau du matériel.
• Optimisation d’architecture et d’algorithmes (Adéquation Algorithme Architecture) ;

Vous intégrerez également une équipe dynamique, au cœur de l’écosystème IA embarqué en France, qui a noué des liens privilégiés avec les principaux acteurs industriels et académiques du domaine.

#CEA-List CDI CDD ; #IALIST

Vous êtes titulaire d’un doctorat, ou d’un diplôme d’ingénieur / de master avec une solide expérience professionnelle, dans le domaine des systèmes embarqués ou de l’intelligence artificielle.

Vous avez une expérience de recherche et/ou de conception d’architecture matérielle sur FPGA ou ASIC, de préférence dans le domaine de la vision.

Compétences techniques requises :

• Des connaissances solides d’architecture de systèmes embarqués numérique programmables (processeurs, hiérarchie mémoire, Caches, NoC, …) ;
• Une connaissance des outils et flots de conception et ASIC/FPGA Front End (Vivado, QuestaSim, VCS,  Design Compiler, …) ;
• Une bonne compréhension des langages de description RTL : VHDL, Verilog, SystemVerilog ou UVM ;
• La capacité à mener un projet de recherche en autonomie, rédiger et publier des articles scientifiques dans des conférences internationales ;
• Une connaissance des modèles classiques, notamment à base de réseaux de neurones, par exemple pour la vision par ordinateur ou le traitement de séquences temporelles.

Expérience et/ou compétences souhaitées :

• Expérience conséquente en développement et validation d’architecture matérielle ASIC/FPGA ;
• Bonne connaissances des algorithmes de vision par ordinateur et/ou des imageurs intelligents ;
• La maitrise des outils et approches de développement logiciel : gestion de version (Git), compilation, stratégies de test ;
• Compétences solides en programmation, de préférence avec une maîtrise de C/C++ et/ou Python.

Notion en technologie de fabrication de circuit ASIC et imageur visible CMOS ou infrarouge.