Connexion Espace candidat

J'ai déjà un espace candidat

 
Pause
Lecture
Moteur de recherche d'offres d'emploi CEA

Vous êtes ici :  Accueil  ›  Liste des offres  ›  Détail de l'offre

Internship : optimization and validation of parasitics modeling into PDKs H/F


Détail de l'offre

Informations générales

Entité de rattachement

Le Commissariat à l'énergie atomique et aux énergies alternatives (CEA) est un organisme public de recherche.

Acteur majeur de la recherche, du développement et de l'innovation, le CEA intervient dans le cadre de ses quatre missions :
. la défense et la sécurité
. l'énergie nucléaire (fission et fusion)
. la recherche technologique pour l'industrie
. la recherche fondamentale (sciences de la matière et sciences de la vie).

Avec ses 16000 salariés -techniciens, ingénieurs, chercheurs, et personnel en soutien à la recherche- le CEA participe à de nombreux projets de collaboration aux côtés de ses partenaires académiques et industriels.  

Référence

2019-10168  

Description de l'unité

Le Leti, institut de recherche technologique de Cea Tech, a pour mission d'innover et de transférer les innovations à l'industrie. Son cœur de métier réside dans les technologies de la microélectronique, de miniaturisation des composants, d'intégration système, et d'architecture de circuits intégrés, à la base de l'internet des objets, de l'intelligence artificielle, de la réalité augmentée, de la santé connectée. Le Leti façonne des solutions différenciantes, sécurisées et fiables visant à augmenter la compétitivité de ses partenaires industriels par l'innovation technologique. L'institut est localisé à Grenoble avec deux bureaux aux USA et au Japon, et compte 1800 chercheurs.

Délai de traitement

3 mois

Description du poste

Domaine

Technologies micro et nano

Contrat

Stage

Intitulé de l'offre

Internship : optimization and validation of parasitics modeling into PDKs H/F

Sujet de stage

From technology to integrated circuits: optimization and validation of parasitics modeling into PDKs

Durée du contrat (en mois)

6

Description de l'offre

Context :

Parasitic resistances and capacitances in integrated circuit produce circuit performance degradations (i.e speed and power consumption) when CMOS technologies are scaling down. They also need to be accounted accurately while designing Non Volatile Memory (NVM) advanced circuit for neuromorphic applications or high power circuit with GaN technology to anticipate heating effect. Parasitic elements are evaluated with PEX (Parasitic Extraction) tool which is included into Process Design Kits (PDK). PDK describes a technology and gather the tools necessary to design functional circuits: Design Rules Check (DRC), Layout versus Schematic (LVS), PEX and devices models. PEX development and its validation are not addressed by literature. Indeed, industrial companies perform usually this validation with the post layout simulation comparison with electrical measurements of complex circuits. Obviously, this method is hardly usable in research environment such as in Leti.

 

Work expected :

The internship objective is to validate the parasitic extraction performed by the parasitic extraction tool included in Leti PDKs. The methodology need to be as generic as possible, to be used on all Leti microelectronics technologies. This work will be performed with experts from the Simulation and Modeling Laboratory (LSM) and from the Mask and Design Kit Laboratory (LMDK). 5 steps are scheduled:

   1. Test structures definition to validate parasitic extraction in the CMOS technology front-, middle-, and back-end

   2. Development of a simplified CMOS PEX and comparison of results obtained with competitor tools: Calibre 

       from Mentor and StarRC from Synopsys which are standard tools of industrial companies.

   3. 3D finite elements simulation flow developement with Silvaco Clever tool and comparison of the results obtained from PEX extraction in step 2.

   4. Identification and characterization of available test structures on silicon, compatible with the methodology validation.

   5. Documentation of the methodology to ensure the alignment between pre and post layout SPICE simulations.

 

If you are interested by the internship, please send your CV and motivation letter to joris.lacord@cea.fr

 

Profil du candidat

You are interested by new technologies and you research an internship to obtain your Engineering or Master's degree.

Localisation du poste

Site

Grenoble

Localisation du poste

France, Auvergne-Rhône-Alpes

Lieu

17 avenue des martyrs 38000 Grenoble

Critères candidat

Langues

Anglais (Intermédiaire)

Diplôme préparé

Bac+5 - Diplôme École d'ingénieurs

Possibilité de poursuite en thèse

Oui

Demandeur

Disponibilité du poste

01/02/2020