Pause
Lecture
Moteur de recherche d'offres d'emploi CEA

Modélisation compacte de transistor MOS en technologie SOI pour les applications RF H/F


Détail de l'offre

Informations générales

Entité de rattachement

Le Commissariat à l'énergie atomique et aux énergies alternatives (CEA) est un organisme public de recherche.

Acteur majeur de la recherche, du développement et de l'innovation, le CEA intervient dans le cadre de ses quatre missions :
. la défense et la sécurité
. l'énergie nucléaire (fission et fusion)
. la recherche technologique pour l'industrie
. la recherche fondamentale (sciences de la matière et sciences de la vie).

Avec ses 16000 salariés -techniciens, ingénieurs, chercheurs, et personnel en soutien à la recherche- le CEA participe à de nombreux projets de collaboration aux côtés de ses partenaires académiques et industriels.  

Référence

2020-15041  

Description de l'unité

A Grenoble, au centre des Alpes, le Léti est un institut de recherche appliquée en micro et nano technologies. Interface privilégiée entre le monde industriel et la recherche académique, il assure chaque année le développement et le transfert de technologies innovantes dans des secteurs variés via des programmes de recherche d´envergure et en s'appuyant sur l´utilisation de plateformes technologiques avancées.

Description du poste

Domaine

Technologies micro et nano

Contrat

Stage

Intitulé de l'offre

Modélisation compacte de transistor MOS en technologie SOI pour les applications RF H/F

Sujet de stage

L'objectif de ce stage est de contribuer au développement d'un nouveau modèle analytique de transistor MOS partiellement déserté sur substrat SOI. Le candidat intégrera le laboratoire de simulation et de modélisation du Léti dans une équipe en charges de modèles standards utilisés dans l'industrie.

Durée du contrat (en mois)

6 mois

Description de l'offre

Aujourd’hui, les technologies CMOS PDSOI (PD : partially depleted, SOI : Silicon on Isulator) sont largement déployées dans l’industrie. Elles sont notamment utilisées pour certains composants tels que les switches RF d’un smartphone. Ces technologies CMOS PDSOI ont la particularité de disposer d’un oxyde enterré sous les transistors. Pour les fabriquer, on utilise des substrats spécifiques (substrat SOI). Cet oxyde isole ainsi les transistors du substrat de silicium introduisant deux avantages majeurs. D’une part, cet oxyde enterré réduit un certain nombre de capacités parasites, et d’autre part, cela permet de rendre ces technologies parfaitement compatibles avec l’utilisation de substrats silicium de forte résistivité. Ces substrats permettent de réduire drastiquement les pertes à haute fréquence.

Comme pour toutes les technologies intégrées, la conception de circuits nécessite d’avoir accès à des modèles de chaque composant. Actuellement, les industriels utilisent des modèles tels que le modèle standard PSP, conçu pour les transistor MOS classique, pour émuler le comportement d’un transistor PDSOI. Cependant, cela n’est pas satisfaisant car une partie du comportement des transistors est mal modélisée, le besoin en modèle de dernière génération est significatif.

L’objectif du stage est de contribuer aux développements initiés au sein du laboratoire de simulation et de modélisation. Pour ce faire, le candidat sera amené à déterminer une solution explicite du potentiel de surface des transistors PDSOI, en se basant sur la physique du composant et sur des simulations numériques qui serviront de référence. Ce modèle devra en particulier être à même de prendre en considération les effets apparaissant dans les transistors de faibles longueurs de grille et dans les transistors étroits, et devra décrire de façon robuste et précise les possibles transitions entre les plages de polarisation sur lesquelles le transistor passe d’un régime partiellement déserté à un régime totalement déserté.

Moyens / Méthodes / Logiciels

Plusieurs logiciels de simulation seront à disposition

Profil du candidat

Nous recherchons un candidat intéressé par la physique du semi-conducteur avec une bonne connaissance des composants classiques tels que les transistors, diodes, etc.

Localisation du poste

Site

Grenoble

Localisation du poste

France, Auvergne-Rhône-Alpes, Isère (38)

Ville

Grenoble

Critères candidat

Diplôme préparé

Bac+5 - Master 2

Possibilité de poursuite en thèse

Oui

Demandeur

Disponibilité du poste

01/03/2021