Informations générales
Entité de rattachement
Le Commissariat à l'énergie atomique et aux énergies alternatives (CEA) est un organisme public de recherche.
Acteur majeur de la recherche, du développement et de l'innovation, le CEA intervient dans le cadre de ses quatre missions :
. la défense et la sécurité
. l'énergie nucléaire (fission et fusion)
. la recherche technologique pour l'industrie
. la recherche fondamentale (sciences de la matière et sciences de la vie).
Avec ses 16000 salariés -techniciens, ingénieurs, chercheurs, et personnel en soutien à la recherche- le CEA participe à de nombreux projets de collaboration aux côtés de ses partenaires académiques et industriels.
Référence
2022-23920
Description de l'unité
Le département Système opère un service en charge de la Sécurité des Systèmes Electroniques et des Composants (SSSEC), acteur majeur de l'activité et de l'offre sécurité globale du CEA-Leti. Ce service intervient en particulier sur l'évaluation des vulnérabilités et la conception de technologies et de systèmes sécurisés, sur des domaines applicatifs en très forte croissance. Au sein de ce service, le Laboratoire Sécurité des Objets et des Systèmes Physiques (LSOSP) intervient plus particulièrement sur la conception et l'intégration de technologies de sécurité dans les systèmes embarqués et autres objets connectés, et ce sur divers domaines applicatifs tels que l'IoT, les réseaux Electriques Intelligents, les véhicules connectés ou les téléphones/tablettes mobiles.
Description du poste
Domaine
Autre
Contrat
Stage
Intitulé de l'offre
Sécurisation de la mémoire cache contre les attaques physiques H/F
Sujet de stage
Les mémoires caches sont devenues au fils des années indispensables aux performances et à l'efficacité énergétique des processeurs. Les variations des temps d'accès (cache hit ou cache miss) inhérentes à ces mémoires peuvent malheureusement révéler des motifs d'accès mémoires et dans certains cas causer la fuite de données extrêmement critiques [1]. A titre d'exemple, les fameuses attaques Spectre et Meltdown [2] qui ont marqué le début de l'année 2018 sont rendues possibles en partie par une vulnérabilité au niveau des caches.
Durée du contrat (en mois)
6
Description de l'offre
Le CEA LETI et l’IRT Nanoelec à travers le projet « Technologie et outil pour composants de confiance » repense la sécurité des processeurs et développe une architecture de processeur sécurisée basée sur le jeu d’instruction RISC-V. L’objectif du stage sera d’implémenter une contremesure existante de cache contre les attaques cache timing et de participer à son amélioration. Cette implémentation se fera en langage SpinalHDL [3]. Ce dernier permet une description modulaire, plus générique et plus haut niveau. La contremesure développée sera intégrée dans un processeur RISC-V comme le VexRiscV ou NaxRiscV [4] sous forme de plugins. Le stage sera organisé de la manière suivante : formation en SpinalHDL, implémentation de la contremesure de cache, validation fonctionnelle, optimisation de la solution et de l’implémentation et intégration de la solution dans un coeur RISC-V.
[1] HE, Zecheng et LEE, Ruby B. How secure is your cache against side-channel attacks?. In : Proceedings of the 50th Annual IEEE/ACM International Symposium on Microarchitecture. ACM, 2017. p. 341-353.
[2] https://meltdownattack.com/
[3] https://github.com/SpinalHDL/SpinalHDL
[4] https://github.com/SpinalHDL/NaxRiscv
Profil du candidat
Le(a) candidat(e) recherché(e) devra avoir de bonnes compétences en conception matérielle (Verilog ou VHDL), éventuellement SpinalHDL, et quelques bases en architecture des processeurs, notamment les mémoires caches. Des compétences en développement embraqué (C, C++) sont un plus.
Localisation du poste
Site
Grenoble
Localisation du poste
France, Auvergne-Rhône-Alpes, Isère (38)
Ville
Grenoble
Critères candidat
Diplôme préparé
Bac+5 - Master 2
Demandeur
Disponibilité du poste
01/02/2023
Je me crée un espace candidat
