Connexion Espace candidat

J'ai déjà un espace candidat

 
Pause
Lecture
Moteur de recherche d'offres d'emploi CEA

Vous êtes ici :  Accueil  ›  Liste des offres  ›  Détail de l'offre

Stage en conception HW pour l'intelligence artificielle H/F


Détail de l'offre

Informations générales

Entité de rattachement

Le Commissariat à l'énergie atomique et aux énergies alternatives (CEA) est un organisme public de recherche.

Acteur majeur de la recherche, du développement et de l'innovation, le CEA intervient dans le cadre de ses quatre missions :
. la défense et la sécurité
. l'énergie nucléaire (fission et fusion)
. la recherche technologique pour l'industrie
. la recherche fondamentale (sciences de la matière et sciences de la vie).

Avec ses 16000 salariés -techniciens, ingénieurs, chercheurs, et personnel en soutien à la recherche- le CEA participe à de nombreux projets de collaboration aux côtés de ses partenaires académiques et industriels.  

Référence

2018-7608  

Description de l'unité

Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé, et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes de calcul parallèle.

Délai de traitement

2 mois

Description du poste

Domaine

Technologies micro et nano

Contrat

Stage

Intitulé de l'offre

Stage en conception HW pour l'intelligence artificielle H/F

Sujet de stage

Optimisation de la hiérarchie mémoire d'une architecture multi/manycoeur hétérogène pour l'intelligence artificielle

Durée du contrat (en mois)

6

Description de l'offre

Dans le cadre de ses activités liées à la conception d’architectures de calcul à haute efficacité énergétique, le laboratoire a développé la plateforme multicoeur hétérogène STELLAR. Cette plateforme est basée sur l’utilisation de cœurs de processeur RISC-V hétérogènes de type BOOM (à haute performance) et Rocket (à haute efficacité énergétique), afin d’implémenter une approche similaire à l’approche ARM big.LITTLE. Ses interfaces génériques et l’utilisation de bus de communication standardisés de type AMBA (AXI4 & AHB/APB) permettent d’intégrer de manière simple des blocs de traitements dédiés comme par exemple des accélérateurs matériels en fonction des applicatifs ciblés.

Dans ce contexte, les architectures embarquées font face à de nombreux challenges, mêlant notamment traitements massifs de données et sûreté de fonctionnement. Les applications de type véhicule autonome, intégrant des solutions à base de traitements neuronaux, en sont la parfaite illustration. Afin de relever ces défis, nous proposons dans le cadre de ce stage d’optimiser la hiérarchie mémoire de la plateforme en place. Pour cela, le candidat procédera tout d’abord à une analyse critique d’algorithmes d’intelligence artificielle afin de proposer des optimisations de la hiérarchie mémoire de la plateforme. Ces optimisations pourront aller de la modification de la structure de cache actuelle à l’intégration potentielle d’interfaces mémoires vers l’extérieur, en passant par l’inclusion de nouveaux niveaux de cache ou des mécanismes de gestion dédiés. En se basant sur cette analyse, le candidat déterminera la meilleure stratégie à mettre en œuvre et procédera à son implémentation à l’aide des moyens à disposition dans le laboratoire. Il procédera enfin dans un dernier temps à l’évaluation des performances de la nouvelle hiérarchie proposée.

Le candidat recherché est en dernière année de master recherche ou diplôme ingénieur (bac+5). Des connaissances solides en conception d’architecture des processeurs, ainsi qu’en langages C++ et C sont requises. Une connaissance des réseaux de neurones profonds est un avantage. Le candidat idéal pour ce poste est curieux, aime apprendre de nouvelles choses et n’hésite pas à proposer des idées originales pour relever les nouveaux défis.

Moyens / Méthodes / Logiciels

C/C++

Profil du candidat

Compétences : Architecture des processeurs, conception matérielle, C/C++ (+ réseaux de neurones profonds)
Pièces à fournir : CV + lettre de motivation + classements

Localisation du poste

Site

Saclay

Localisation du poste

France, Ile-de-France

Lieu

NanoInnov, avenue de la vauve, Palaiseau

Critères candidat

Langues

  • Français (Courant)
  • Anglais (Courant)

Diplôme préparé

Bac+5 - Diplôme École d'ingénieurs

Formation recommandée

Bac+5 - Master recherche/diplôme ingénieur

Possibilité de poursuite en thèse

Oui

Demandeur

Disponibilité du poste

01/01/2018