Pause
Lecture
Moteur de recherche d'offres d'emploi CEA

STAGE - Modélisation et dessin SRAM-based PUF H/F


Détail de l'offre

Informations générales

Entité de rattachement

Le CEA est un acteur majeur de la recherche, au service des citoyens, de l'économie et de l'Etat.

Il apporte des solutions concrètes à leurs besoins dans quatre domaines principaux : transition énergétique, transition numérique, technologies pour la médecine du futur, défense et sécurité sur un socle de recherche fondamentale. Le CEA s'engage depuis plus de 75 ans au service de la souveraineté scientifique, technologique et industrielle de la France et de l'Europe pour un présent et un avenir mieux maîtrisés et plus sûrs.

Implanté au cœur des territoires équipés de très grandes infrastructures de recherche, le CEA dispose d'un large éventail de partenaires académiques et industriels en France, en Europe et à l'international.

Les 20 000 collaboratrices et collaborateurs du CEA partagent trois valeurs fondamentales :

• La conscience des responsabilités
• La coopération
• La curiosité
  

Référence

2023-30148  

Description du poste

Domaine

Technologies micro et nano

Contrat

Stage

Intitulé de l'offre

STAGE - Modélisation et dessin SRAM-based PUF H/F

Sujet de stage

Modélisation de l'initialisation d'une SRAM pour Fonction Physiquement Non-clonable et sa preuve de concept avec l'implémentation d'une IP matérielle dédiée.

Les transmissions numériques de données investissent de plus en plus notre vie, particulièrement dans l'IoT. Dans le cadre des transmissions des données sensibles, il est d'importance majeure de pouvoir identifier correctement, de manière unique et protégée contre la contrefaçon, chaque dispositif qui est connecté au réseau.

Dans le cadre de nos projets européens et contrats de collaboration, nous développons une puce de test qui embarque un microprocesseur de type RISC-V et des mémoires de type SRAM. L'initialisation de ces dernières lors de l'allumage du circuit peut donner lieu à des séquences binaires partiellement aléatoires, que l'on peut traiter pour qu'elles deviennent une vraie empreinte digitale de la puce (sa signature numérique ou clef digitale) ou Physically Unclonable Function (PUF).

Durée du contrat (en mois)

6

Description de l'offre

La Direction de la Recherche Technologique, qui sommes-nous ?

Plus de 4.000 personnes investies dans les enjeux sociétaux !

Avec sa Direction de la Recherche Technologique (DRT), le CEA agit comme un accélérateur d'innovation au service de l'industrie pour tous les secteurs d'activités, répondant ainsi aux enjeux liés à notre santé, notre sécurité, nos technologies d'information, notre avenir énergétique.

 

CEA Tech Corporate from CEA Tech on Vimeo.

 

Rejoignez-nous en stage! 

Nous vous proposons d’intégrer le Laboratoire Fonctions Innovantes pour circuits Mixtes (LFIM), qui a pour mission d'étudier et de concevoir des systèmes électroniques et logiciels répondant à des exigences d'efficacité énergétique, de taille, de sûreté de fonctionnement, de temps-réel, et de sécurité. 

Votre rôle en tant que stagiaire consistera à prendre part au développement et à l’optimisation d’une brique matérielle, c’est-à-dire d’un sous-circuit numérique ou IP (Intellectual Property), qui implémente sur puce l’algorithme d’élaboration de la clef non-clonable. Le stage consistera à :

  1. Prendre en main l’environnement de simulation RTL de notre puce de test et de l’IP « PUF » déjà existant, qui implémente deux algorithmes de recherche de clef ;
  2. Prendre en main le modèle existant du comportement des cellules de mémoire SRAM ;
  3. Intégrer le modèle au banc de test digital (testbench) de l’IP « PUF » pour les algorithmes de recherche de clef existants et y ajouter un troisième algorithme ;
  4. Faire une étude comparative des performances des trois différents algorithmes de recherche de clef ;
  5. En perspective, il sera possible d’intégrer l’IP dans l’environnement de programmation du microprocesseur RISC-V, pour permettre l’utilisation de la clef non-clonable au niveau logiciel pour coder des transmissions de données.

En fonction des attendus de votre école, les sujets pourront être discutés.

Les compétences qui seront développées ou approfondies pendant ce stage sont :

  • Codage en langage de description hardware tel que SystemVerilog, sa synthèse matérielle en netlist RTL et sa simulation via des outils professionnels tels que Questasim ;
  • Programmation en langages haut niveau les plus communs, tels que Python et MATLAB;
  • Rigueur scientifique pour la mise en place des critères d’évaluation et l’analyse des résultats

 

Moyens / Méthodes / Logiciels

SystemVerilog / Questasim / Matlab / Python / C

Profil du candidat

Qu’attendons-nous de vous ?

Le profil recherché est un(e) étudiant(e) en dernière année d’école d’ingénieur ou niveau M2, vous préparez un diplôme de niveau Bac+5 - Diplôme École d'ingénieurs; spécialisé en électronique ou microélectronique ayant un fort intérêt au développement d’algorithmes numériques sur puce avec des connaissances en langage HDL (VHDL, Verilog ou SystemVerilog) nécessaires. Compétences en développement logiciel possiblement en environnement Linux peuvent être un plus mais ne sont pas nécessaires. 

Vous êtes reconnu pour votre sérieux, votre aptitude a communiquer et votre passion.

Rejoignez-nous, venez développer vos compétences et en acquérir de nouvelles !

Vous avez encore un doute ? Nous vous proposons :

  • Un environnement unique de recherché dédié à des projets ambitieux au profit des grands enjeux sociétaux actuels.
  • Une expérience à la pointe de l’innovation, comportant un fort potentiel de développement industriel,
  • Des moyens expérimentaux exceptionnels et un encadrement de qualité,
  • De réelles opportunités de carrière à l’issue de votre stage
  • Un poste au cœur de la métropole grenobloise, facilement accessible via la mobilité douce favorisée par le CEA,
  • Un équilibre vie privé – vie professionnelle reconnu,
  • Une politique diversité et inclusion,
  • Un CSE actif en termes de loisirs et d’activités extra-professionnelles.
  • Etre au sein d’une équipe multidisciplinaire qui travaille sur un projet innovant et à l’état de l’art du domaine du co-développement logiciel et matériel dans le domaine des accélérateurs matériels de calcul.

 

Tous nos postes sont ouverts aux personnes en situation de Handicap. La Mission Handicap du CEA vous accompagne et met en place les aménagements nécessaires à vos besoins spécifiques

Localisation du poste

Site

Grenoble

Localisation du poste

France, Auvergne-Rhône-Alpes, Isère (38)

Ville

Grenoble

Critères candidat

Langues

  • Français (Intermédiaire)
  • Anglais (Intermédiaire)

Diplôme préparé

Bac+5 - Diplôme École d'ingénieurs

Possibilité de poursuite en thèse

Non

Demandeur

Disponibilité du poste

01/02/2024