Pause
Lecture
Moteur de recherche d'offres d'emploi CEA

Mise en place d'une démonstration mettant en œuvre un CNN sur Smart Imager 3D et carte FPGA H/F


Détail de l'offre

Informations générales

Entité de rattachement

Le Commissariat à l'énergie atomique et aux énergies alternatives (CEA) est un organisme public de recherche.

Acteur majeur de la recherche, du développement et de l'innovation, le CEA intervient dans le cadre de ses quatre missions :
. la défense et la sécurité
. l'énergie nucléaire (fission et fusion)
. la recherche technologique pour l'industrie
. la recherche fondamentale (sciences de la matière et sciences de la vie).

Avec ses 16000 salariés -techniciens, ingénieurs, chercheurs, et personnel en soutien à la recherche- le CEA participe à de nombreux projets de collaboration aux côtés de ses partenaires académiques et industriels.  

Référence

2021-18269  

Description de l'unité

Au sein de CEA Tech, nous proposons une offre assurant le lien entre technologie et applications, basée sur les plateformes de Conception et Systèmes embarqués, en particulier sur les domaines de l'intelligence artificielle, de l'Internet des Objets, des véhicules autonomes et de l'Usine du Futur.

L'intégration d'intelligence artificielle (IA) est aujourd'hui un enjeu majeur. Afin de dépasser les verrous actuels en termes d'efficacité d'implémentation embarquée, des nouvelles méthodes de conception et d'optimisation de réseau de neurones doivent être étudiées.
Le besoin d'innover et de maintenir l'avance technologique du CEA renforce les besoins sur les compétences liées au développement de méthodes, d'outils et solution technologiques innovants pour l'intelligence embarquée des systèmes de demain.

Description du poste

Domaine

Composants et équipements électroniques

Contrat

Stage

Intitulé de l'offre

Mise en place d'une démonstration mettant en œuvre un CNN sur Smart Imager 3D et carte FPGA H/F

Sujet de stage

Mise en place d'une démonstration mettant en œuvre un CNN sur Smart Imager 3D et carte FPGA

Durée du contrat (en mois)

6

Description de l'offre

Le LIAE a une forte expérience dans la conception d’architecture de traitement d’images. Il a notamment conçu et réalisé un smart imager 3D appelé RETINE [1]. Ce smart imager est composé de deux couches silicium, une pour la capture d’image et une autre pour le traitement des pixels à la volée. Il est suffisamment versatile et programmable pour implémenter une grande variété de traitements d’image [2] (filtrage d’image, détection d’évènement, histogramme, extraction de points d’intérêt et CNN). Le LIAE a également développé un environnement de conception de réseau de neurone N2D2 [3] permettant l’exploration d’architecture de réseau et de les exporter vers une grande variété de cibles matérielles embarquées. Basé sur un export N2D2, un ensemble de codes réalisant l’inférence d’un CNN a été implémenté sur les différents simulateurs du circuit RETINE lors de précédents travaux de recherche. Par ailleurs le LIAE a développé une carte d’accueil du smart imager 3D RETINE, appelée IRIS, ainsi qu’un environnement d’acquisition et de pilotage permettant de le mettre en œuvre en situation réelle.

L’objectif de ce stage est de réaliser une démonstration sur le circuit RETINE de l’exécution de l’application CNN précédemment développée dans les environnements de simulation. Pour cela le candidat devra valider l’exécution du CNN sur le circuit réel et définir un ou plusieurs scénarii d’utilisation avant de le ou les mettre en œuvre pour en faire la démonstration. Pour cela, il pourra notamment être amené à refaire des apprentissages du réseau, adapter les codes programme de RETINE précédemment développés ou encore développer un environnement de visualisation. Le candidat aura à disposition la carte IRIS avec ses environnements de pilotage et acquisition. Une plateforme de démonstration utilisée dans des démonstrateurs précédents pourra également être utilisée si besoin.

Références :

[1] L. Millet et Al. A 5500-frames/s 85-GOPS/W 3-D Stacked BSI Vision Chip Based on Parallel In-Focal-Plane Acquisition and Processing. J. Solid-State Circuits 54(4): 1096-1105 (2019)

[2] S. Chevobbe et Al. A versatile 3D stacked vision chip with massively parallel processing enabling low latency image analysis. International Image Sensor Workshop (2019)

[3] https://github.com/CEA-LIST/N2D2

Moyens / Méthodes / Logiciels

circuit RETINE et carte FPGA d'accueil

Profil du candidat

Niveau demandé : diplôme master (BAC+5)

Compétences : langage assembleur, langage RTL (VHDL, Verilog), IA, réseaux de neurone.

Localisation du poste

Site

Saclay

Ville

  Palaiseau