Au sein d’une équipe de recherche technologique pluridisciplinaire d’experts en outils de co-design SW/HW par application de méthodes formelles, vous intervenez dans un projet national de recherche visant à développer un environnement pour identifier, analyser et réduire les interférences engendrées par l’exécution concurrente d’applicatifs sur une plateforme matérielle multi-coeur hétérogène sur étagère (COTS).

Vos principales missions seront :

1. de proposer et développer une stratégie de modélisation formelle du comportement temporel de la microarchitecture et de la hiérarchie mémoire de la plateforme matérielle en s’appuyant sur des résultats de microbenchmarking de celle-ci. Les résultats de microbenchmarking sont produits par un partenaire du projet. Cette modélisation sera utilisée pour identifier les interférences ainsi que l’impact des phénomènes d’anomalies temporelles sur les accès mémoires, notamment leur prédictibilité temporelle. 
2. de proposer et développer une approche pour rendre l’exécution d’applicatifs plus prédictible en réduisant les interférences identifiées au point 1. via la définition de règles spécifiques au niveau de leur modèle d’exécution mais aussi au niveau de leur modèle de programmation pour guide la synthèse de code. L’ensemble sera mis en valeur par l’intégration d’une telle approche au sein d’un environnement de compilation choisi par les partenaires du projet.

Dans l’exercice de votre mission, vous serez également amené(e) à :

• Communiquer sur les travaux aux partenaires du projet, mais aussi travailler directement avec les partenaires français et allemands du projet ;
• Participer à la dissémination scientifique des résultats de recherches de l'équipe (contributions aux publications dans des conférences internationales) et à la valorisation de nos innovations (rédaction de brevets).

Pour mener à bien votre mission, vous bénéficierez au CEA LIST d’un environnement de premier plan avec notamment l’accès à un grand nombre d’outils de référence et une forte expérience dans le domaine de l’application de méthodes formelles à la vérification de propriétés telles que les anomalies temporelles.

Vous êtes titulaire d’un doctorat dans le domaine de l’électronique ou des systèmes embarqués. Ayant une expérience significative en architecture et/ou compilation ainsi que dans l’utilisation de méthodes formelles, vous disposez également d’une première expérience dans la conception et vérification/validation d’applications temps réel sur des architectures multicoeurs. Vous aimez évoluer dans un environnement de recherche appliquée à la pointe de l’état de l’art et proposer des innovations dans des domaines applicatifs nouveaux et variés. 

Vous avez acquis les compétences techniques suivantes :

• Architecture des ordinateurs et programmation : connaissance des architectures multi/many-cores et de leur utilisation dans un contexte pour l'exécution d'applications temps réels, analyse des temps d'exécution pire cas, formalisation des jeux d’instructions des architectures (SAIL), connaissance des langages de description d'architectures matérielles (HDL)
• Méthodes formelles : langage de spécifications formelles, environnement de vérification par modèle, solveurs SMT, etc.
• Compilation : connaissance des environnements de conception pour les systèmes temps réel (programmation synchrone par ex), chaînes de compilation (LLVM / GCC)
• Des expériences en termes d’interaction avec des partenaires dans le cadre de projets collaboratifs et/ou industriels ainsi qu'en terme de publications scientifiques sont également attendues.

Qualités personnelles souhaitées :

• Capacité à travailler en équipe, tout en faisant preuve d’une bonne autonomie au quotidien ;
• Curiosité scientifique, goût pour les challenges techniques ;
• Capacité à appréhender et résoudre des problèmes complexes ;
• Une capacité de prise de recul et de vision transverse;
• Méthode de travail rigoureuse et esprit de synthèse.