Pause
Lecture
Moteur de recherche d'offres d'emploi CEA

CDD-Ingénieur en simulation d'interconnexions de circuits intégrés en filières CMOS avancées H/F


Détail de l'offre

Informations générales

Entité de rattachement

Le Commissariat à l'énergie atomique et aux énergies alternatives (CEA) est un organisme public de recherche.

Acteur majeur de la recherche, du développement et de l'innovation, le CEA intervient dans le cadre de ses quatre missions :
. la défense et la sécurité
. l'énergie nucléaire (fission et fusion)
. la recherche technologique pour l'industrie
. la recherche fondamentale (sciences de la matière et sciences de la vie).

Avec ses 16000 salariés -techniciens, ingénieurs, chercheurs, et personnel en soutien à la recherche- le CEA participe à de nombreux projets de collaboration aux côtés de ses partenaires académiques et industriels.  

Référence

2023-26317  

Description de la Direction

Le Leti, institut de recherche technologique de Cea Tech, a pour mission d'innover et de transférer les innovations à l'industrie. Son cœur de métier réside dans les technologies de la microélectronique, de miniaturisation des composants, d'intégration système, et d'architecture de circuits intégrés, à la base de l'internet des objets, de l'intelligence artificielle, de la réalité augmentée, de la santé connectée. Le Leti façonne des solutions différenciantes, sécurisées et fiables visant à augmenter la compétitivité de ses partenaires industriels par l'innovation technologique.

Description de l'unité

Le Laboratoire de Simulation et de Modélisation (LSM) a pour mission d'accompagner le développement des technologies du CEA-Leti avec un cœur d'activité centré sur les dispositifs de type transistor, cellule mémoire et interconnexion. En amont de la phase de support aux développements technologiques, le LSM est acteur de l'optimisation des architectures et des procédés, et participe à l'évaluation prédictive des technologies développées au sein du département des composants silicium. Il est donc présent à la croisée entre les activités d'intégration technologiques, la caractérisation physique et électrique, la mise en place de PDK (Process Design Kit) et la conception de circuits intégrés. De par ses missions, le LSM met en œuvre des expertises en simulation, en modélisation compacte et en extraction de paramètres de modèles.
Une étape importante du développement d'un PDK consiste à mettre en place des outils d'extraction de parasites d'interconnexions. En effet, sur les technologies CMOS actuelles, l'influence des interconnexions est extrêmement importante sur la performance des circuits. Les outils utilisés pour l'extraction de parasites, dans les environnements de simulation de circuits, nécessitent des validations et des ajustements de paramètres technologiques qui auront un impact direct sur la précision des simulations de circuits intégrés. Ainsi, il est important, pour le laboratoire, de disposer d'une expertise en simulation d'interconnexions.

Description du poste

Domaine

Technologies micro et nano

Contrat

CDD

Intitulé de l'offre

CDD-Ingénieur en simulation d'interconnexions de circuits intégrés en filières CMOS avancées H/F

Statut du poste

Cadre

Durée du contrat (en mois)

36 mois

Description de l'offre

Dans le cadre ci-dessus, la mission de l’ingénieur de recherche recruté aura pour principal objectif d’accompagner les développements de technologies CMOS avancées et plus particulièrement le développement des niveaux d’interconnexion de ces dernières. Dans un objectif de développement de PDK incluant la prise en compte de l’intégralité des parasites de ces niveaux, il devra mettre en place un ensemble de méthodologies permettant de simuler, d’étudier et d’optimiser ces interconnexions. Dans un premier temps, il sera question de simuler des cas tests et de définir les structures de test associées permettant de disposer, à terme, de données expérimentales. Dans un second temps, il devra s’assurer de l’alignement entre les simulations numériques et les données expérimentales. Enfin, il optimisera les outils d’extraction de parasites en environnement de simulation de circuit intégré afin de s’assurer de la précision suffisante lors de la conception des circuits. Ce poste requiert de nombreuses interactions avec différentes équipes, en charge de l’intégration technologique, de la caractérisation électrique et de l’assemblage des PDK.

Profil du candidat

BAC+8
Ingénieur micro et nanoélectronique : physique du dispositif, simulation et modélisation
Thèse en micro-nanoélectronique

 

Localisation du poste

Site

Grenoble

Localisation du poste

France, Auvergne-Rhône-Alpes, Isère (38)

Ville

17 avenue des martyrs 38000 Grenoble

Critères candidat

Formation recommandée

Ingénieur/docteur micro et nanoélectronique : physique du dispositif, simulation et modélisation

Demandeur

Disponibilité du poste

01/05/2023