Au sein du laboratoire des transistors avancés et en étroite collaboration avec le laboratoire d’imagerie sur silicium rejoignez le CEA-LETI pour développer les applications de demain.

Ce poste s’inscrit plus particulièrement dans le cadre de l’intégration 3D séquentielle développée au sein du projet FAMES ( https://fames-pilot-line.eu/3d-options-for-enhanced-integration). Il vise à innover sur les architectures de demain et plus précisément sur le design de pixels en rupture.

 Nous recherchons un(e) designer analogue proche transistor capable de collaborer étroitement avec nos experts en intégration technologique afin de concevoir de nouvelles générations de pixels innovants : miniaturisation, nouvelles fonctionnalités, modes de lecture avancés, etc.

 Sur bases de nos technologies de rupture (intégration 3D séquentielle, capacités MIM 3D, etc.), et à partir des verrous identifiés au cours de ses travaux, le/la candidat(e) sera amené(e) à proposer de nouvelles approches d’intégration et à en évaluer la faisabilité technologique.

 Missions principales :

 - Réfléchir à l’intégration et aux dimensions technologiques pertinentes en collaboration avec les ingénieurs technologues du LTA, en s’appuyant notamment sur des outils de modélisation process (par exemple Coventor) pour une variété d’applications. (30%)

 - Design de pixels et identification les verrous technologiques liés à la miniaturisation des pixels 3D et proposer des solutions innovantes. (60%)

 - Réaliser des études et simulations TCAD afin de valider les fonctionnalités des designs proposés. (10%)

 Selon vos appétences, il sera possible (et encouragé) de valoriser vos travaux par des publications scientifiques ou des dépôts de brevets.

Ouverture possible sur une animation transversale sur des taches d’évaluation de conception analogique avec d’autre laboratoires applicatifs du CEA en lien avec l’intégration 3D séquentielle.

Ce CDD est idéal si vous souhaitez consolider ou exploiter vos compétences en design pixel ou en physique des semi-conducteurs au sein d’un environnement de recherche stimulant.

Profil recherché :

- Master ou doctorat dans le domaine de la conception analogique proche du transistor et/ou de la physique des semi-conducteurs.

- Capacité à travailler au sein d’une équipe pluridisciplinaire (design, simulation TCAD, intégration technologique).

Le plus, c’est :

- Une expérience dans le monde de l’imagerie CMOS et idéalement en design pixel

- Notion d’intégration en salle blanche, connaissance d’un flow d’intégration device (photodiode, ou transistor, etc.…)

Logiciels utilisés :

- Virtuoso/cadence

- TCAD Synopsys

- Coventor ou logiciel d'émulation process équivalent

Rejoignez-nous, venez développer vos compétences et en acquérir de nouvelles !

Vous avez encore un doute ? Nous vous proposons :

L'opportunité de travailler au sein d'une organisation de renommée mondiale dans le domaine de la recherche scientifique,
Un environnement unique dédié à des projets ambitieux au profit des grands enjeux sociétaux actuels,
Une expérience à la pointe de l’innovation, comportant un fort potentiel de développement industriel,
Des moyens expérimentaux exceptionnels et un encadrement de qualité,
De réelles opportunités de carrière à l’issue de votre stage
Un poste au cœur de la métropole grenobloise, facilement accessible via la mobilité douce favorisée par le CEA,
Une participation aux transports en commun à hauteur de 85%,
Un équilibre vie privée – vie professionnelle reconnu,
Un restaurant d'entreprise,
Une politique diversité et inclusion,
 

Conformément aux engagements pris par le CEA en faveur de l'intégration des personnes handicapées, cet emploi est ouvert à toutes et à tous. Le CEA propose des aménagements et/ou des possibilités d'organisation pour l'inclusion des travailleurs handicapés.