Pour améliorer les performances des ordinateurs quantiques, l'intégration tri-dimensionnelle (3D) est désormais la clé ! Grâce à des technologies telles que le flip-chip, le routage multi-niveaux ou même les vias traversants en silicium (TSV), l'intégration 3D offre des solutions pour augmenter le nombre de qubits sur un processeur, réduire les pertes des signaux et le cross-talk, et même améliorer la gestion thermique. Tous ces aspects sont essentiels pour la mise à l'échelle des qubits et la réalisation de processeurs quantiques robustes aux erreurs. 

Notre équipe développe des technologies d'interconnexion 3D (par exemple des microbumps supraconducteurs et des TSV) pour les prochaines générations de processeurs quantiques. Ce stage sera axé sur la caractérisation électrique et radiofréquence de ces interconnexions afin d'évaluer leur impact potentiel sur les propriétés de dispositifs quantiques intégrés à proximité. Ce stage vous positionnera à la frontière entre les défis matériaux, technologiques et physiques des systèmes quantiques. Vous travaillerez avec les équipes du CEA-LETI et du CEA-IRIG. En tant que stagiaire, vous effectuerez des caractérisations à basse température, dans un cryostat, de briques technologiques 3D afin d'évaluer leurs propriétés supraconductrices. Vous participerez également aux discussions sur de futures architectures et à la conception d'un nouveau jeu de masques visant à étudier de nouveaux designs mêlant briques 3D et dispositifs quantiques.

Vous êtes étudiant en master ou en école d'ingénieur avec une spécialisation en physique quantique, microélectronique ou nanotechnologie. Toute expérience avec les processus de fabrication en salle blanche, les caractérisations électriques à basse température et/ou les logiciels de layout est un plus. Ce travail pourra être prolongé en thèse.