Pause
Lecture
Moteur de recherche d'offres d'emploi CEA

Ingénieur Design Benchmark H/F


Détail de l'offre

Informations générales

Entité de rattachement

Le Commissariat à l'énergie atomique et aux énergies alternatives (CEA) est un organisme public de recherche.

Acteur majeur de la recherche, du développement et de l'innovation, le CEA intervient dans le cadre de ses quatre missions :
. la défense et la sécurité
. l'énergie nucléaire (fission et fusion)
. la recherche technologique pour l'industrie
. la recherche fondamentale (sciences de la matière et sciences de la vie).

Avec ses 16000 salariés -techniciens, ingénieurs, chercheurs, et personnel en soutien à la recherche- le CEA participe à de nombreux projets de collaboration aux côtés de ses partenaires académiques et industriels.  

Référence

2022-20435  

Description de la Direction

Le Leti, institut de recherche technologique de Cea Tech, a pour mission d'innover et de transférer les innovations à l'industrie. Son cœur de métier réside dans les technologies de la microélectronique, de miniaturisation des composants, d'intégration système, et d'architecture de circuits intégrés, à la base de l'internet des objets, de l'intelligence artificielle, de la réalité augmentée, de la santé connectée. Le Leti façonne des solutions différenciantes, sécurisées et fiables visant à augmenter la compétitivité de ses partenaires industriels par l'innovation technologique.

Description de l'unité

Au sein du département composants silicium (DCOS), le laboratoire LMDE (Mask et Design Enablement) occupe une place centrale pour ce qui concerne, entre autre, la conception de démonstrateurs fonctionnels hétérogènes basés sur les technologies du CEA-Leti. A l'interface avec les technologues, l'une des activités du laboratoire est le Design Enablement que l'on peut résumer en quelques lignes :

• Connaitre et évaluer les technologies fondeur et les technologies du CEA-Leti
• Connaitre les environnements de conceptions et outils CAD associés pour y intégrer les composants basés sur une technologie CEA-Leti
• Savoir interagir avec les technologues et les concepteurs (utilisateurs de la technologie)
• Concevoir les circuits intégrés servant de preuves de concepts afin de mettre en valeur la technologie et de faciliter le transfert aux concepteurs de circuits intégrés industriels

Description du poste

Domaine

Technologies micro et nano

Contrat

CDI

Intitulé de l'offre

Ingénieur Design Benchmark H/F

Statut du poste

Cadre

Description de l'offre

Ce poste a pour objectif d’accompagner le développement de notre activité sur les technologies CMOS avancées tout en apportant une expertise Design dans le but d’orienter les choix technologiques. C’est pourquoi nous recherchons actuellement un(e) candidat(e) en vue de gagner en maturité sur la technologie.

 

Les différentes missions du poste sont :

- Interfacer avec les équipes process intégration et les concepteurs de circuits pour comprendre et évaluer le potentiel et les limites de la technologie ainsi que les attentes au niveau design,

- Evaluer les différentes options technologiques aux niveaux librairies (Standard cells) afin d’optimiser les performances (simulation électrique, étude du DRM, co-optimisation Techno/Design),

- Concevoir le design de librairies de standard cells et des circuits de test pour qualifier la technologie (simulation électrique, layout, vérifications DRC, LVS, simulation retro-annotée),

- Benchmarker au niveau design les performances obtenues sur la technologie en développement vs technologies en production,

- Suivre le développement des modèles et mise en œuvre dans des simulations de référence afin de contribuer à leur qualification et au suivi des modifications,

- Maintenir une veille technique sur l’état de l’art des circuits utilisant les technologies CMOS avancées (suivi et rédaction de publications).

 Les compétences attendues sont celles d’un concepteur de circuits intégrés analogiques ou mixtes c’est-à-dire :

· Maitrise de l’environnement de conception Cadence Virtuoso (schematic, symbol, layout, ADE)

· Maitrise d’au moins un simulateur parmi Eldo, Spectre ou Hspice (options, fonctionnement, limites)

· Connaissance des modèles de type Verilog-A

· Connaissance des simulateurs de type Fast-Spice Synopsys XA ou Cadence Spectre X

· Bonne connaissance des outils de vérification Calibre (DRC, LVS)

· Bonne connaissance des outils d’extraction de parasites type Synopsys Star-RCXT, Calibre PEX, Cadence Quantus

 

#LI-MB1

Profil du candidat

BAC+5
Ingénieur, Master
 
Expérience en conception de circuits intégrés (1 à 3 ans),

Connaissance/Appétence pour les technologies micro-nanoélectroniques

Localisation du poste

Site

Grenoble

Localisation du poste

France, Auvergne-Rhône-Alpes, Isère (38)

Ville

17 avenue des martyrs 38000 Grenoble

Critères candidat

Formation recommandée

BAC+5 / Ingénieur, Master

Demandeur

Disponibilité du poste

01/04/2022